Aufgrund eines Problems in der Quartus® Prime Software Version 17.0 und früher kann es sein, dass der oben erwähnte Fehler beim Ausführen der Clock Video Input II oder Switch II IP-Kernsimulation in ModelSim-Intel FPGA Edition angezeigt wird.
Für dieses Problem gibt es keine Problemumgehung.
Dieses Problem wurde ab Version 17.1 der Quartus Prime Software behoben