Artikel-ID: 000086233 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.05.2015

Timing-Einschränkungen in der automatisch generierten JESD204B SDC-Datei verursacht Timing-Verletzung für Nicht-JESD-IPs.

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Die set_max_delay Einschränkung in der automatisch generierten JESD204B SDC-Datei, die Beschränkt den zeitlichen Ablauf zwischen der PHY und dem JESD204B Datenpfad sind nicht JESD-spezifisch.

Zum Beispiel:

set_max_delay -from [get_keepers {*inst_sv_hssi_8g_rx_pcs|syncdatain*}] 8.000ns set_max_delay -to [get_keepers {*inst_sv_hssi_8g_tx_pcs|syncdatain*}] 8.000ns

Diese Einschränkung kann die zeitlichen Anforderungen anderer IP-Kerne begrenzen und dazu führen, dass ungültige Zeitablaufverletzung.

Lösung

Laden Sie die verfügbaren Patches herunter und führen Sie sie aus:

Quartus II 14.1 Patch 0.28

Quartus II 14.0 Patch 0.36

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.