Artikel-ID: 000086205 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.12.2013

Warum erstellt der EDA Netlist Writer keine gültige Netlist für die Simulation der 28 nm Hard IP der V-Reihe für die PCI Express MegaCore Funktion auf Gate-Ebene?

Umgebung

    Intel® Quartus® Prime Standard Edition
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der EDA Netlist Writer unterstützt derzeit keine Simulation auf Gate-Ebene für die V-Series Hard IP for PCI Express® MegaCore® Function.

Lösung

Dieses Problem wurde ab der Intel® Quartus® Prime Pro/Standard Edition Software Version 14.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 13 Produkte

เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® V E
Arria® V ST SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V GX
Arria® V SX SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Cyclone® V GT

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.