Artikel-ID: 000086184 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.08.2012

Warum hat sich die Option "Enable read DQS tracking" in UniPHY based DDR3 SDRAM IP zwischen Quartus II Software-Releases geändert?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Änderungen in der DDR3 Enable Read DQS Tracking-Option sind auf die Verbesserung der DDR3 IP-Funktionalität und benutzerfreundlicher zurückzuführen.

    Ab Version 11.1 SP2 der Quartus® II Software wurde die Option Enable Read DQS Tracking (Lese-DQS-Verfolgung aktivieren) aus dem UniPHY DDR3 Megawiqad entfernt. Diese Option wird nun automatisch ausgewählt, wenn dies erforderlich ist, und wird durch den FPGA Gerätetyp, das Speicherschnittstellenprotokoll und die Speichertaktfrequenz bestimmt.

    Es wird dringend empfohlen, dass Benutzer ein Upgrade auf die neueste Version der Quartus II Software durchführen. Hier finden Sie jedoch eine Zusammenfassung des Parameters Enable Read DQS Tracking in früheren Quartus II Software-Releases.

    11.0SP1 : Aktivieren Sie die Lese-DQS-Verfolgung zuerst im UniPHY DDR3 IP Megawiqad in den PHY-Einstellungen -> Advanced PHY Settings Parameter.

    11.1 : Die Aktivierung der Lese-DQS-Tracking-Funktion wurde aufgrund eines Fehlers deaktiviert und wird im Megawiqad als ausgegraut angezeigt. Wenn Ihre DDR3 IP die Option "Enable Read DQS Tracking" ausgewählt hat und ausgegraut ist, tritt ein Fehler auf.

    Um Die Aktivierung der Lese-DQS-Verfolgung zu deaktivieren, ändern Sie die UniPHY DDR3 IP-Top-Level-Datei wie unten gezeigt und setzen Sie die IP erneut ein:

    Zeile suchen

    Retrieval-Info:

    und ändern Sie zu

    Retrieval-Info:

    11.1SP1 : Die Aktivierung der Lese-DQS-Tracking-Funktion wurde neu aktiviert und ist ein Parameter in der UniPHY DDR3 IP

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 14 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GS
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    Cyclone® V SE SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.