Der oben beschriebene Fehler wird möglicherweise bei der Generierung eines Platform Designer (ehemals Qsys)-Systems mit Intel® Quartus® Prime Software Version 17.1.2 und früher angezeigt.
Um dieses Problem zu umgehen, aktivieren Sie die Option "Output-Verzeichnisse für ausgewählte Generationsziele löschen" über das Menü Generate/Generate HDL (HDL generieren/generieren ) mit Platform Designer.
Dieses Problem wurde ab Intel® Quartus® Prime Pro Software Version 18.0 behoben.