Artikel-ID: 000086126 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.02.2014

Zeitabschluss für harte LPDDR2-Schnittstellen ist bei Cyclone V SoC-Geräten möglicherweise nicht robust

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft LPDDR2-Produkte.

    Hard LPDDR2-Schnittstellen, die auf Cyclone V SoC-Geräte ausgerichtet sind, können Haben Sie Schwierigkeiten, den zeitlichen Abschluss zu erreichen.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Dieses Problem wurde in Release 13.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Cyclone® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.