Artikel-ID: 000086122 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Brauche ich einen Pull-up-Widerstand am DATA-Konfigurations-Eingangssignal meines Stratix, Stratix GX oder Cyclone Geräts?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Für das DATA-Eingangssignal wird ein Pull-up-Widerstand zu Vccio empfohlen, wenn das einzige auf dem Mainboard implementierte Konfigurationsschema Passive Serial unter Verwendung eines Downloadkabels ist (Byte AsciierMV, ByteStacker II oder Master Ascii). Dieser Pull-up-Widerstand verhindert, dass die DATA-Eingabe gleiten kann, wenn das Kabel nicht mit dem Mainboard verbunden ist.

Wenn das Mainboard andere Konfigurationsschemata implementiert (Konfigurationsbaustein oder Prozessor basiert), ist der Pull-up-Widerstand nicht erforderlich. In diesen Szenarien sollte das Konfigurationsgerät oder der Prozessor die DATA-Eingabe auf einer gültigen TTL-Logikebene halten.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.