Artikel-ID: 000086117 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 03.07.2014

Wie kann ich den Regfield Block für alle Avalon-ST-Zugriffstypen verwenden?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    DSP Builder for Intel® FPGAs Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

In DSP Builder Version 13.1 und älter funktioniert der RegFiled-Block möglicherweise nur für einen bestimmten Buszugriffstyp. Pipelined-Lesevorgänge sind nicht zulässig, daher müssen Sie die Daten und die Adresse für die Buslatenz der Systemanzahl der Zyklen halten. jedes Mal.

DSP Builder Version 14.0 und neuer ermöglicht pipelined Reads für das RegField 2. Darüber hinaus können Sie jeden ModelBus-Block außerhalb von GPIn-, GPOut-, ChannelIn- und ChannelOut-Blöcken verwenden.

Lösung

Um dieses Problem zu umgehen und pipelined Lesefehler zu ermöglichen, aktualisieren Sie auf DSP Builder v14.0.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.