Das mgmt_clk signal ist keine erforderliche Eingabe an die Stratix® V Hard IP for PCI Express® Hard IP und muss nur mit dem Rekonfigurationscontroller verbunden werden.
Der mgmt_clk ist in die reconfig_toxcvr Schnittstelle eingebettet, die für PCI Express mit dem PHY-IP-Core verbunden ist, wodurch die Schnittstelle synchron bleibt. Dies hat die Verbindung zwischen dem Rekonfigurationscontroller und der PHY-IP vereinfacht.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.