Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software können Sie diesen Fehler auf der Bühne sehen. Dieser Fehler tritt auf, wenn eine virtuelle Pin-Zuweisung auf die pll_ref_clk Pin der HBM2-Schnittstelle (High Bandwidth Memory) Intel® FPGA IP in einem Intel® Stratix® 10 MX-Gerät eingestellt ist.
Die pll_ref_clk-Pin muss mit der dedizierten Pin verbunden sein, und für diese Pin kann keine virtuelle Pin-Zuweisung verwendet werden.
Lösung
Um dieses Problem zu beheben, entfernen Sie die virtuelle Pin-Zuweisung von der pll_ref_clk Pin der HBM2-Schnittstelle Intel FPGA IP und verbinden Sie sie mit einer entkettten pll_ref_clk-Pin .
Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 19.3 behoben.