Artikel-ID: 000086072 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.04.2021

Warum erfüllt mein eSRAM Intel Agilex® 7 FPGA IP die Maximale Leistungsspezifikation nicht?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel Quartus® Prime Pro Edition Software Version 19.3 und neuer erfüllt der eSRAM Intel Agilex® 7 FPGA IP möglicherweise aufgrund einer Halteverletzung die maximale Leistungsspezifikation nicht.

    Lösung

    Um dieses Problem zu umgehen, ändern Sie die Designdatei durch Hinzufügen von " (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) zur eSRAM IP-Instanz.

    Zum Beispiel:

    (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) esram esram_inst(
    .esram0_ram_input_clk (clk_500),

    ......

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.