Aufgrund eines Problems in der Intel Quartus® Prime Pro Edition Software Version 19.3 und neuer erfüllt der eSRAM Intel Agilex® 7 FPGA IP möglicherweise aufgrund einer Halteverletzung die maximale Leistungsspezifikation nicht.
Um dieses Problem zu umgehen, ändern Sie die Designdatei durch Hinzufügen von " (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) zur eSRAM IP-Instanz.
Zum Beispiel:
(* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) esram esram_inst(
.esram0_ram_input_clk (clk_500),
......
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.2 behoben.