Aufgrund eines Problems in der Quartus® II Softwareversion 11.1 SP2 und früher kann der write_sdc Befehl falsche Synopsys Design Constraints (SDC) für create_generated_clock Einschränkungen generieren, die die -edges Option verwenden. Insbesondere kann der write_sdc Befehl SDC-Ascii-Datei mit zusätzlichen b ascii-Befehlen "{}" um das -edges Argument herum generieren und eine zusätzliche -edge_shift Option einfügen.
Wenn diese Einschränkung beispielsweise auf das Design angewendet wurde:
create_generated_clock -name CLK2 -source [get_pins {inst10|clk}] -edges {31 33 63}
[get_pins {inst10|regout}]Der write_sdc Befehl kann stattdessen die folgende Einschränkung schreiben:
create_generated_clock -name {CLK2} -source [get_pins {inst10|clk}]
-edges { { 31 33 63 } } -edge_shift {} -master_clock {CLK1}
[get_pins {inst10|regout}]Um dieses Problem zu umgehen, bearbeiten Sie die mit dem write_sdc Befehl erstellte SDC-Datei manuell, entfernen Sie die zusätzlichen Bwickel um das -edges Argument und entfernen Sie die Option und ihr -edge_shift Argument.
Dieses Problem wurde ab der Quartus II Softwareversion 12.0 behoben.