Artikel-ID: 000086010 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.03.2020

Warum ist mein Nios® II Simple Socket Server (RGMII) Design-Beispiel für den Ethernet-Link nicht aktiviert, wenn Intel FPGA Development Kits mit MARVELL PHY ausgeführt wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Nios® II Embedded Design Suite (EDS)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems im Nios® II Software Build Tool sind die Standardeinstellungen für Nios® II Simple Socket Server (RMII) Vorlage nicht auf MARVELL PHY ausgerichtet, was zu falschen PHY-Konfigurationen führte, die einen Ethernet-Link down verursachten. Dieses Problem wird ab Nios® II SBT Version 17.1 beobachtet.

    Auflösung

    Um dieses Problem zu umgehen, muss der Benutzer die folgenden Parameter in der Vorlage ändern, um die Konfigurationen von MARVELL PHY RGMII zu aktivieren.

     

    Navigieren Sie zum Projektverzeichnis: .. /Software//tse_my_system.c

     

    Schritt 1. Aufheben der nächsten Definition:

     

    /* wenn Sie Marvell PHY verwenden und den Rgmii-Modus verwenden möchten, aufheben diese Definition */

    #define SET_MARVELL_RGMII_MODE (unkommentsprechend) diese Definition aufheben, um RGMII zu ermöglichen

    #ifdef SET_MARVELL_RGMII_MODE

    #define ADDITIONAL_PHY_CFG und marvell_cfg_rgmii

    #else

    #define ADDITIONAL_PHY_CFG 0

    #endif

     

     

    Schritt 2. Suchen Sie nach der Definition "ifdef DESCRIPTOR MEMORY BASE" und überprüfen Sie das erste Argument aus der Funktion TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO als "ETH_TSE" und nicht als "TSE_0_TSE" erklärt werden.

    Wie im nächsten Codeteil dargestellt:

     

    #ifdef DESCRIPTOR_MEMORY_BASE

    alt_tse_system_info tse_mac_device[MAXNETS] = {

    TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO (ETH_TSE, 0, TSE_0_DMA_TX, TSE_0_DMA_RX, TSE_PHY_AUTO_ADDRESS, ADDITIONAL_PHY_CFG DESCRIPTOR_MEMORY)

         

    };

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Cyclone®
    Intel® MAX® CPLDs und FPGAs

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.