Artikel-ID: 000086010 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.03.2020

Warum ist die Ethernet-Verbindung meines Nios® II Simple Socket Server (RGMII) Designbeispiels ausgefallen, wenn ich auf Intel FPGA Development Kits mit MARVELL PHY ausgeführt werde?

Umgebung

    Intel® Quartus® Prime Design Software
    Intel® Nios® II Embedded Design Suite (EDS)
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems im Nios® II Software Build Tool sind die Standardeinstellungen für die Nios® II Simple Socket Server (RMII)-Vorlage nicht auf MARVELL PHY ausgerichtet. Dies führte zu falschen PHY-Konfigurationen, wodurch die Ethernet-Verbindung ausfiel.

Dieses Problem tritt bei Nios® II SBT der Quartus® Prime Pro- und Standard-Versionen 17.1 auf.

Lösung

Um dieses Problem zu umgehen, muss der Benutzer die folgenden Parameter in der Vorlage ändern, um die MARVELL PHY RGMII-Konfigurationen zu aktivieren.

Navigieren Sie zum Projektverzeichnis: .. /software/<project_name>/tse_my_system.c

Schritt 1. Kommentieren Sie die nächste Definition aus:

/* Wenn Sie Marvell phy verwenden und den rgmii-Modus wünschen, kommentieren Sie diese Definition aus */

#define SET_MARVELL_RGMII_MODE //kommentieren Sie diese Definition aus, um RGMII zu aktivieren

#ifdef SET_MARVELL_RGMII_MODE

#define ADDITIONAL_PHY_CFG &marvell_cfg_rgmii

#else

#define ADDITIONAL_PHY_CFG 0

#endif

Schritt 2. Finden Sie die Definition "ifdef DESCRIPTOR MEMORY BASE" und überprüfen Sie daserste Argument der Funktion TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO , das als "ETH_TSE" und nicht als "TSE_0_TSE" deklariert werden soll.

Wie im nächsten Codeabschnitt gezeigt:

#ifdef DESCRIPTOR_MEMORY_BASE

alt_tse_system_info tse_mac_device[MAXNETS] = {

TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO(ETH_TSE, 0, TSE_0_DMA_TX, TSE_0_DMA_RX, TSE_PHY_AUTO_ADDRESS, ADDITIONAL_PHY_CFG, DESCRIPTOR_MEMORY)

};

Zugehörige Produkte

Dieser Artikel bezieht sich auf 12 Produkte

Arria® V FPGAs und SoC FPGAs
MAX® V CPLDs
Cyclone® V FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
MAX® II CPLDs
Arria® II FPGAs
Stratix® V FPGAs
Intel® Cyclone® 10 FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs
Stratix® IV FPGAs
Cyclone® IV FPGAs
Intel® MAX® 10 FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.