Artikel-ID: 000085963 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 13.04.2014

Wie programmiere ich die dynamischen I/O-Verzögerungsketten mit der AltIOBUF-Megafunktion in Stratix V-, Arria V- und Cyclone V-Geräten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Befolgen Sie diese Anweisungen, um die dynamischen I/O-Verzögerungsketten mithilfe der AltIOBUF-Megafunktion in Stratix® V-, Arria® V- und Cyclone® V-Geräten zu programmieren.

Jede programmierbare IOE-Verzögerungstransaktion erfordert 40 Taktzyklen, wobei io_config_clkena bestätigt wird. Der LSB sollte Ihr erstes Bit (io_config_datain[0]) zu Beginn Ihrer Transaktion sein. Die Bitformatinformationen für jede Gerätereihe finden Sie in derBenutzerhandbuch für ALTDQ_DQS2-Megafunktion (PDF). Verwenden Sie Tabelle 4-1 für Stratix V Geräte, Tabelle 4-3 für Arria V und Cyclone V Geräte. Jede programmierbare IOE-Verzögerung ist 6 Bit breit.  Die reservierten Bits sollten auf Null gesetzt sein. Der io_config_update sollte nach dem 40. Taktzyklus bestätigt werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.