Artikel-ID: 000085932 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.09.2012

Fehler: Taktausgangsport von schnellem oder verbessertem PLL hat ungültige Global Signal Option Einstellung Aus - muss auf Global Clock oder Regional Clock gesetzt sein

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler kann in einem inkrementellen Kompilierungsablauf von unten nach oben auftreten, wenn ein PLL eine andere Art von Taktressource in einer Designpartition auf niedrigerer Ebene als im Top-Level-Design verwendet. Der Fehler kann beispielsweise auftreten, wenn eine PLL im unteren Design eine dedizierte Verbindung vom Geräte-Taktstift mit dem PLL-Eingangs-Takt hat, die PLL-Takteingabe jedoch von einer anderen Art von Taktquelle (wie z. B. einer globalen Routing-Ressource) im Top-Level-Design gespeist wird. Wenn Sie das Design der unteren Ebene in die oberste Ebene importieren, kann die neue Clock-Ressource nicht mit der PLL-Takteingabe in der Partition verbunden werden, da sie den gleichen Typ der Taktressource nicht verwendet.

Um den in diesem Beispiel verwendeten Routing-Ressourcentyp zu überschreiben, wenden Sie explizit eine GLOBAL_SIGNAL Zuweisung auf die PLL-Takteingabe im Design auf niedrigerer Ebene an, bevor Sie die Partition kompilieren und exportieren, wie folgt:

set_instance_assignment -name GLOBAL_SIGNAL EIN auf "<PLL-Takteingabe>"

 

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.