Artikel-ID: 000085929 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es bekannte Probleme, wenn die Stratix Schnelle PLL im Modus ohne Kompensation verwendet wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Bei Der Einsatz von Fast PLL im No-Compensation-Modus in Quartus II Versionen 4.0 und früher verschiebt der Compiler fälschlicherweise den Ausgabe-Takt aus der PLL, um die Verzögerungen im Taktnetzwerk auszugleichen. Dies ist ein falsches Verhalten, da es in diesem Modus keine Verzögerungskorrektur geben sollte. Dieses Problem wurde in Quartus II v4.0 SP1 behoben. Um konsistente tSU/tCO-Nummern bei der Migration auf andere Stratix Geräte zu gewährleisten, verwenden Sie bitte 4.0 SP1. Wenn Sie nach einem Upgrade auf Quartus II 4.0 SP1 dieselben Timing-Beziehungen beibehalten möchten, verwenden Sie die Phasenwechselfunktion der PLL, um den Taktrand wieder an seine ursprüngliche Position zu verschieben. Sie können diese Technik auch verwenden, um in Versionen vor 4.0 SP1 4,0 SP1 tSU/tCO-Zeiten zu erhalten.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.