Beschreibung
Wenn Ihr Intel® Arria® 10 FPGA Speichercontroller Intel® FPGA IP die MMR-Schnittstelle aktiviert ist, können Sie feststellen, dass das mmr_readdatavalid Signal gelegentlich geltend macht, selbst wenn keine Lesebefehle ausgegeben werden.
Die mmr_readdatavalid über den internen Lesebefehl des Speichercontrollers ab und kann dazu führen, dass die Avalon® Host-Schnittstelle die falschen Lesedaten erfasst.
Lösung
Die Avalon Host-Schnittstelle muss nur mmr_readdatavalid akzeptieren, die auf den folgenden Voraussetzungen basiert:
-
mmr_readdatavalid gibt einen Zyklus zurück, nachdem ein Leseantrag an das MMR-Register ecc1, ecc2, ecc3, ecc4 ausgegeben wurde.
-
mmr_readdatavalid gibt drei Zyklen zurück, nachdem alle anderen MMR-Register außer ecc1, ecc2, ecc3, ecc4 gelesen wurden.
Beispiel: Die Avalon Host-Schnittstelle sollte nur mmr_readdatavalid einen Taktzyklus akzeptieren, nachdem sie eine Leseanforderung zur Registrierung von ecc1 gesendet hat (mit mmr_waitrequest Signal niedrig).