Artikel-ID: 000085915 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.01.2015

Was ist die standardmäßige Adresszuordnung von Local zu Memory im HPS SDRAM-Controller?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Standardmäßig ist die Option Local-to-Memory Address Mapping bei Verwendung des HPS SDRAM-Controllers CHIP-ROW-BANK-COL. Hierbei handelt es sich um die Option Bank Interleave Without Chip Select Interleave , die in Kapitel 4 Funktionsbeschreibung – HPS Memory Controller des EMIF-Handbuchs beschrieben ist.

    Lösung

    Standardmäßig ist die Option Local-to-Memory Address Mapping bei Verwendung des HPS SDRAM-Controllers CHIP-ROW-BANK-COL.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Cyclone® V FPGAs und SoC FPGAs
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Cyclone® V GX
    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.