Artikel-ID: 000085914 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.10.2009

Schwerwiegender Fehler: Zugriffsverletzung, Modul: quartus_map.exe, Stack-Trace: TIS_PLL_UTIL::get_normal_input_compensation_delay 0x48 (tsm_tis)

Umgebung

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler kann in der Quartus® II SoftwareVersion 9.0 auftreten, wenn Optimierungen der physikalischen Synthese für Ihr Projekt aktiviert sind und Ihr Design ein PLL mit einer illegalen Referenz-Taktverbindung enthält.

    Um dieses Problem zu umgehen, führen Sie die folgenden Schritte durch:

    1. Deaktivieren Sie die Optimierungen der physikalischen Synthese für Ihr Projekt und kompilieren Sie Ihr Design erneut.
    2. Untersuchen Sie Ihren Analyse- und Synthesebericht, um PLLs mit illegalen Referenz-Taktverbindungen zu identifizieren.
    3. Beheben Sie diese Konnektivitätsfehler und kompilieren Sie Ihr Design erneut.
    4. Nachdem Sie die illegalen Verbindungen behoben haben, können Sie optimierungen der physikalischen Synthese für Ihr Quartus II Projekt erneut aktivieren.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.