Artikel-ID: 000085891 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.05.2015

Fehlversagen bei QDR-IV-Schnittstellen auf Arria 10 Geräten

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft QDR-IV-Schnittstellen auf Arria 10 Geräten.

    Die folgenden I/O-Timing-Ausfälle werden wahrscheinlich gemeldet:

    • Dk-versus-CK-Timing wird wahrscheinlich ausfallen, da das aktuelle Timing-Modell nimmt an, dass die DK/CK-Kalibrierung nicht durchgeführt wird, in Wirklichkeit wird jedoch eine DK/CK-Kalibrierung durchgeführt.
    • Der Schreib-Timing wird wahrscheinlich ausfallen, da das aktuelle Timing Modell ist falsch.

    Die beiden oben beschriebenen Timing-Fehler sind falsch und können werden ignoriert.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Dieses Problem wurde in Version 15.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.