Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.1 und früher können Sie feststellen, dass der Inhalt in eine andere VHDL/Verilog HDL-Datei geht, wenn Sie RTL von einer Vorlage in die VHDL/Verilog HDL-Datei einfügen.
Lösung
Um dieses Problem zu umgehen, kopieren Sie den Inhalt der Vorlage in der Vorschau und fügen Sie sie in die vorgesehene VHDL/Verilog HDL-Datei ein.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition SoftwareVersion 21.2 behoben.