Artikel-ID: 000085875 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.07.2021

Warum hat die Simulation meines Dual-Port-RAM-Intel® FPGA IP ein falsches Lese-während-Schreib-Verhalten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software können Sie bei Lese-während-Schreib-Vorgängen falsches altes Datenverhalten sehen, wenn neue Daten erwartet werden.

    Dieses Problem betrifft nur das Simulationsverhalten für Dual-Port-RAM-Intel® FPGA IP mit der folgenden Konfiguration für Intel® Stratix® 10 Geräte und Intel Agilex® Geräte:

    • RAM-Blocktyp ist MLAB
    • Die Leseadresse ist nicht registriert
    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.