Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 17.1 mit Intel® Stratix® 10 Gerät wird möglicherweise die in der Platform Designer-Generation erwähnte Fehlermeldung zum Shift Register (RAM Based) IP-Parametereditor angezeigt. Dies ist passiert, wenn Sie versuchen, sowohl den synchronen Clear-Port als auch den Clock Enable-Port zusammen zu instanziieren.
Um das Problem zu umgehen, deaktivieren Sie entweder den synchronen Clear-Port oder den Takt-Enable-Port.
Ab der Intel® Quartus® Prime Pro Edition Software Version 18.0 werden diese Einschränkungen aufgehoben.