Die Mindestfrequenzen werden entweder durch den relevanten JEDEC-Standard® oder durch Komponentenfunktionen des FPGA Geräts definiert, das zur Implementierung der External Memory Interface IP verwendet wird.
Wenn in der Registerkarte UniPHY IP PHY Settings -> Memory Clock Frequency ein zu niedriger Frequenzwert eingegeben wird, wird dieser in Rot angezeigt. Die folgende Fehlermeldung wird im IP-Meldungsfenster angezeigt, die auf die niedrigste unterstützte Frequenz hinweist:
Fehler: Die angegebene Speichertaktfrequenz ist unter dem in der DDR-Spezifikation definierten Minimum. Wählen Sie bitte eine Frequenz von mehr oder gleich 300 MHz aus.
Verwenden Sie das Tool External Memory Interface Spec Estimator, um eine Abschätzung der maximal unterstützten Frequenz für beliebige Geräte- und Speicherprotokollkonfigurationen zu erhalten.