Bei der Kompilierung des DDR3-, DDR2-, LPDDR2-, QDCONFIG- oder RLDRAM-II-Controllers mit UniPHY IP unter Verwendung eines FPGA Geräts, das eine relativ geringe Anzahl von I/O-Banken hat, können Sie einen Fehlpass und möglicherweise den folgenden Quartus® II Fehler erfahren.
Fehler (175020): Rechtswidrige Beschränkung der Bruch-PLL auf die Region
Das Problem tritt auf, wenn alle I/O-Banken an einer bestimmten Seite des FPGA von der Speicherschnittstelle vollständig verwendet wurden und der PLL-Eingabe-Referenz-Takt und andere Speicherschnittstellen-Pins nicht den gleichen I/O-Standard wie die Speicherschnittstelle I/O haben.
Setzen Sie den PLL-Eingabe-Referenztakt und andere speicherschnittstellen-Pins auf den gleichen I/O-Standard wie die Speicherschnittstelle I/O.