Artikel-ID: 000085834 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 19.11.2013

Kritische Warnung: *_p0_pin_map.tcl: PLL-Taktfrequenz für Pins konnte nicht gefunden werden *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Diese kritische Warnmeldung wird angezeigt, wenn Sie den DDR3 Controller mit UniPHY mit der folgenden Zuweisung kompilieren. In diesem Fall kann die Quartus® II Software pll_config_clock nicht finden.

set_global_assignment -Name EXTRACT_VERILOG_STATE_MACHINES AUS

Die Quartus II Software sucht nach *:s0|*:sequencer_scc_mgr_inst |scc_state_curr. STATE_SCC_IDLE , um pll_config_clock zu durchsuchen.

Der Status wird verloren gehen, wenn Sie die Zustands-Maschinengeneration nicht mehr einsehen. So kann die Quartus® II Software den Taktgeber nicht finden.

Lösung

Dieses Problem wurde in Intel® Quartus® Prime Edition Software Version 13.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 11 Produkte

เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GX
Arria® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV GT
Arria® V ST SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.