Artikel-ID: 000085819 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.06.2014

Gibt es bekannte Probleme beim Versuch, die Quartus II Softwareversionen 12.1 oder 12.1sp1 10GBASE-KR PHY IP in Cadence ncsim zu simulieren?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, wenn Sie versuchen, die Quartus® II Softwareversionen 12.1 oder 12.1sp1 10GBASE-KR PHY Intel® FPGA IP in Cadence NCSIM zu simulieren, können folgende Fehler angezeigt werden:

    Fehler:
    ...
    ncelab: *W, STARMT: Diese @* Erweiterung auf leere Liste wird nie aktiviert.
    ncelab: *W, STARMT: Diese @* Erweiterung auf leere Liste wird nie aktiviert.
    ncelab: *E,CUVMOC: illegale Mischung von Varibles und Netzen in Verkettungsausdruck, verbunden mit einem Ausgabeport.
    ...

    Lösung

    Um dieses Problem zu umgehen, kopieren Sie die angehängte Datei lt_tx_data.sv in das folgende Verzeichnis:

    xcvr_10gbase_kr_sim/altera_xcvr_10gbase_kr/Cadence/

    Dieses Problem wird in einer zukünftigen Version der 10GBASE-KR PHY-Intel FPGA IP behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Stratix® V GX
    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.