Möglicherweise sehen Sie einen Offset zwischen den Eingabe- und Ausgabe-Takten, wenn Sie eine Stratix® III Geräte-PLL im ZDB-Kompensationsmodus (Zero Delay Buffer) ausführen, wenn Ihr Projekt in der Quartus® II Softwareversion 8.0 SP1 oder einer vorherigen Version kompiliert wird.
Der ZDB-Kompensationsmodus richtet den ansteigenden Rand des Taktgebers am dedizierten Eingabestift einer PLL am ansteigenden Rand des Ausgangstakts am dedizierten Ausgabestift der PLL aus. Die Kompensationsverzögerungen wurden in den Quartus II Softwareversionen vor 8.1 jedoch nicht optimiert.
Die Kompensationsverzögerungen wurden ab Version 8.1 der Quartus II Software behoben. Dies ist auch die erste Version mit finalen Timing-Modellen für bestimmte Gerätedichten in der Stratix III-Reihe.
Wenn Sie Ihre Version der Quartus II Software nicht auf eine Version mit den fixen Kompensationsverzögerungen aufrüsten können, können Sie eine Phasenumschichtung in der AltPLL-Megafunktion hinzufügen, um den Takt offset zu ausgleichen. Sie sollten den Offset auf Ihrem Mainboard messen, um den Wert für die notwendige Phasenverlagerung zu bestimmen.