Artikel-ID: 000085782 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.01.2016

Warum verwendet mein Avalon-MM DMA-Deskriptor-Controller der V-Reihe nicht die neue Basisadresse, die ich programmiert habe?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie den RC-Lesestatus, die Deskriptorbasis, den RC-Schreibstatus und die Deskriptorbasisadressen aktualisieren, verwendet der Deskriptorcontroller die neue(n) Adresse(n) erst, wenn alle in RD/WR_TABLE_SIZE angegebenen Deskriptoren erschöpft sind.

Lösung

Um die Deskriptor-Basisadresse zu ändern, müssen alle in RD/WR_TABLE_SIZE angegebenen Deskriptoren erschöpft sein, oder die Tabellengröße muss aktualisiert werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 14 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.