Das I/O-Timing, das Address/Command, DQS-Gating, Lese-Capture, Schreib- und Schreib-Levelling umfasst, wird über Prozess, Spannung und Temperatur (PVT) vollständig kalibriert. Daher sind die Margen in allen Modellen gleich. Der Bericht DDR im Timing Analyzer meldet die Worst-Case-Werte über alle Ecken für diese kalibrierten Schnittstellen.
N/A
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.