Artikel-ID: 000085743 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.12.2015

Neue Beschränkungen für die I/O-PLL-Konfiguration, die in 15.1 für Arria 10-EMIF-IP eingeführt wurden

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • I O
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    In Version 15.1 ist der gültige Bereich der auswählbaren PLL-Referenztaktfrequenz Werte werden reduziert.

    • Bei VCO-Frequenzen unter 400 MHz muss der Wert des PLL M Zählers jetzt im Bereich von 2 bis 7, einschließlich.
    • Für VCO-Frequenzen zwischen 400 MHz und 600 MHz ist der Wert der PLL M Der Zähler muss im Bereich von 2 bis 15, einschließlich, liegen.
    • Bei VCO-Frequenzen von mindestens 600 MHz ist der Wert der PLL M Zähler muss größer oder gleich 4 sein.

    Benutzer mit auf einer früheren Version parameterisierten Designs können auf Fehler stoßen, wenn Generierung ihrer EMIF-IP in Version 15.1.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Dieses Problem wird nicht behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.