Aufgrund eines Problems in der Quartus® II Softwareversion 10.1 und neuer können Sie diesen Fehler während der Analyse und Synthese sehen, wenn Ihr Design eine PLL mit einem nicht angeschlossenen Eingabetakt enthält
Um dieses Problem zu vermeiden, stellen Sie sicher, dass alle PLLs Signale mit ihren Eingangstakten verbunden haben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.