Artikel-ID: 000085735 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.01.2015

Warum ist die Spannung auf VREF*-_HPS-Pins höher als erwartet?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Vor der Konfiguration durch die Preloader-Software werden die VREF-Pins im HPS-Bereich der Arria® V- und Cyclone® V SoC-Geräte mit einem schwachen Pullup konfiguriert.

Wenn der für VREF verwendete Regler nur die Fähigkeit hat, Strom zu quellen, aber nicht in der Lage ist, stromsenken zu können, wird die Spannung auf den VREF-Pins erhöht und kann dazu führen, dass die Kalibrierungssequenz für den externen Speichercontroller ausfallen kann.

Lösung Stellen Sie sicher, dass der Regler, der für die VREF verwendet wird, die Fähigkeit hat, Strom zu senken und zu quellen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Cyclone® V SE SoC-FPGA
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.