Artikel-ID: 000085726 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.04.2013

Warum weist mein VIP-Suite-Design in Qsys Timing-Fehler zwischen dem Frame-Puffer und dem DDR-Speicher auf?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Dies ist ein Problem, wenn Qsys den Frame-Puffer und De-Interlacer-Kern generiert.  Die SDC-Dateien werden nicht automatisch zum Systemdesign-Ordner Qsys hinzugefügt.
Lösung

Um dieses Problem zu beheben, können Sie die SDC-Datei für den Frame-Puffer des De-Interlacer-Kerns manuell hinzufügen, indem Sie zur \ip\altera\ wechseln, die .sdc-Datei aus diesem Ordner kopieren und diese Datei zu Ihrem Projektverzeichnis hinzufügen.  Sie müssen dann diese SDC-Datei zur Liste der SDC-Dateien hinzufügen, die der TimeQuest Timing Analyzer bewertet, wenn die Zeitablaufanalyse in Ihrem Design ausgeführt wird.  Dies erfolgt über die Einstellungen für Zuweisungen > Einstellungen > TimeQuest Timing Analyzer.

Dies wird in einer zukünftigen Version der Quartus® II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.