Ja. Wenn Ihr Design in der Quartus® II Software Version 10.0 und 10.0 SP1 den DDR3 SDRAM-Controller mit UniPHY sofort aktiviert, sehen Sie möglicherweise die folgenden Warnungen während der Kompilierung.
Warnung: Beim <IP-Kernnamen>.sdc(500) wurde der Filter ignoriert: *aligned_oe* konnte nicht mit einem Taktgeber oder Keeper oder Register oder Port, einer Pin- oder Zelle oder Partition abgestimmt werden.
Warnung: Beim <IP-Kernnamen>.sdc(500) set_false_path ignoriert): Argument ist keine Objekt-ID
Info: set_false_path von *aligned_oe* zu
Infolgedessen ist der Timing-Margin-Bericht nicht vervollständigt. In "Report DDR" finden Sie möglicherweise nur Write Timing Margin Report.
Um dieses Problem zu umgehen, verwenden Sie bitte den Modus "Automatische Auswahl".
Dieses Problem wurde in Quartus II Softwareversion 10.1 und höher behoben.