Artikel-ID: 000085672 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.01.2015

Verilog HDL Simulationsmodell für ALTERA_FP_MATRIX_MULT IP-Kern falsche Simulationen generiert

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit dem Verilog HDL Simulationsmodell für die ALTERA_FP_MATRIX_MULT IP-Kern ist die Simulationsausgabe falsch. Dieses Problem betrifft nur die NCSim-Software.

    Lösung

    Verwenden Sie das VHDL-Simulationsmodell

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.