Artikel-ID: 000085627 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 09.11.2011

Fehler bei den Ersten Anweisungen für die Simulation nach der Kompilierung

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Der Abschnitt "Kompilierung des Designs im Qsys Design Flow" in das Kapitel "Erste Schritte" des Stratix V Hard IP for PCI Express Benutzerhandbuch nicht korrekt weist Sie an, ModelSim für die Simulation auf die Seite mit den EDA-Gebühreneinstellungen . Dieser Schritt verursacht den Quartus II Software, um zu versuchen, eine Nachsimulations-Netzliste zu erstellen; jedoch nach der Kompilierung die Generierung der Netzliste wird nicht unterstützt.

    Dies ist nur ein Dokumentationsfehler.

    Lösung

    Wählen Sie bei der Erstellung Ihres Quartus II-Projekts keine Simulation aus Tool auf der Seite der EDA-Tooleinstellungen .

    Dies ist festgelegte Version 11.1 der Stratix V Hard IP for PCI Express Benutzerhandbuch.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.