Diese Fehlermeldung wird angezeigt, wenn Sie ein Qsys-System generieren, das einen PCIe® Hard IP-Kern enthält, die nreset_status Das Signal wird exportiert und ein Testbench wird generiert. Dieses Signal soll intern an das Qsys-System verwendet und nicht für den Testbench exportiert werden.
So verwenden Sie nreset_status Signal außerhalb des Qsys-Systems für den Testbench, generieren Sie das Qsys-System, ohne das Signal zu senden. Sie können dann die nreset_status signalisieren Sie aus der .v-Datei den Testbench Ihres Designs auf der obersten Ebene. Dies kann durch Bearbeiten der Port-Deklaration in der Testbench-Datei der obersten Ebene erfolgen. Sie müssen diese Änderung jedes Mal vornehmen, wenn Sie Ihr Qsys-System generieren.
Hinweis: die nreset_status Das Signal ist synchron zum Coreclkout Taktsignal.