Artikel-ID: 000085618 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 27.08.2013

Kritische Warnung: PLL <pll name=""> Input-Clock[0] wird nicht vollständig kompensiert, da er von einem Remote-Clock-Pin gespeist wird <pin location="">.</pin></pll>

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PLL
  • Takt-
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Diese kritische Warnmeldung erhalten Sie möglicherweise in den Quartus® II Softwareversionen 10.0, 10.0sp1, 10.1, 10.1sp1 und 11.0, selbst wenn Sie in Arria II GX-Geräten einen dedizierten Eingabe-Taktstift an eine PLL füttern.

    In den Tabellen 5-6 oder 5-7 in Taktnetzwerken und PLLs in Arria II Geräten (PDF) finden Sie genaue dedizierte Eingabe-Taktstifte zum PLL-Mapping. Der Eingabepfad zum PLL wird vollständig kompensiert, wenn die richtige Taktquelle gemäß diesen Tabellen ausgewählt wird.

    Lösung

    Diese kritische Warnmeldung wurde in der Quartus II Software Version 11.0sp1 entfernt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Arria® FPGAs
    Arria® II FPGAs
    เอฟพีจีเอ Arria® II GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.