Artikel-ID: 000085617 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.11.2013

Welche Timing-Beschränkungen werden vom Design Assistant verwendet?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der Quartus® II Design Assistant (DA) verwendet keine Beschränkungen aus der Datei Synopsys Design Constraints (.sdc). Während der Verarbeitung sehen Sie möglicherweise die folgenden Nachrichten:

    Info (332164): Evaluating HDL-embedded SDC commands
    Info (332104): Reading SDC File: '<file name>.sdc'

    Diese Meldungen treten auf, weil die DA die timing netlist während der Verarbeitung verwendet.

    Lösung

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.