Artikel-ID: 000085612 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.04.2014

Warum bezieht sich das tx_datak Signal auf die empfangenen Daten für die Arria V-, Cyclone V- und Stratix V-Geräte im Altera Transceiver PHY IP-Benutzerhandbuch?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund von Fehlern in "Tabelle 9-12: Avalon-ST TX Interface Signals" und "Table 11-8: Avalon-ST TX Interface" des Altera® Transceiver PHY IP Core Benutzerhandbuch (PDF) bezieht sich das tx_datak Signal auf empfangene Daten für die Arria® V-, Cyclone® V- und Stratix® V-Geräte.

    Das tx_datak signal sollte sich nur auf die Übertragungsdaten beziehen.

    Auflösung

    Diese Probleme werden in einer zukünftigen Version des Altera Transceiver PHY IP Core Benutzerhandbuch (PDF) behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 12 Produkte

    Cyclone® V ST SoC-FPGA
    เอฟพีจีเอ Cyclone® V GX
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Cyclone® V GT
    Arria® V SX SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.