Artikel-ID: 000085607 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.01.2015

Warum ist das Ausgangsspannungssignal an den ansteigenden und herabfallenden Kanten der 1,8 V SSTL 50 (OCT) nicht ohne Kalibrierungs-IBIS-Modelle in Cyclone III Geräten tonisch?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei den finalen Cyclone®-III-Geräte-IBIS-Modellen gibt es ein bekanntes Problem, bei dem das Ausgangsspannungssignal an den ansteigenden und herabfallenden Kanten der 1,8 V SSTL 50 nicht ohne Kalibrierung für die On-Chip-Termination (OCT) ist. Die korrigierte Cyclone III IBIS-Modelldatei können Sie über den folgenden Link herunterladen:

CIII_Corrected_IBIS_Model_2.CIII_Corrected_IBIS_Model_2

Die betroffenen und korrigierten IBIS-Modelle sind unten aufgeführt:

- ttl18_cio_r50
– ttl18_cio_r25
– hstl18c1_cio_r50
– hstl18c2_cio_r25
- sstl18c1_cio_r50
- sstl18c2_cio_r25
- dhstl18c1_cio_r50
- dsstl18c1_cio_r50

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® III FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.