Artikel-ID: 000085582 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.08.2013

Was ist Tskew für Stratix Enhanced PLLs für verschiedene E-Takt-Ausgänge mit den gleichen Zählerwerten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung In der Stratix-Handbuchversion 3.1, September 2004 wird die maximale Schieflage von /- 75 PS für erweiterte PLLs mit unterschiedlichen E angegeben Clock-Ausgänge mit den gleichen Zählereinstellungen. Dieser Wert kann angegeben werden, da die Taktausgänge die Gleiche Phase der Beziehung. Diese Spezifikation gilt auch für Ausgabetakte mit dem gleichen Integer-Multiplikator (d. h. 100-MHz- und 200-MHz-Takte), da sie die gleiche Phasenbeverhältnis haben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.