Artikel-ID: 000085570 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.06.2013

Warum verfügt das Beispieldesign für den UniPHY-basierten Speichercontroller über einen Avalon-mm-Slave-Port als Top-Level-I/O?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

UniPHY-basierte Speichercontroller mit aktiviertem On-Chip Debug Toolkit verfügen über einen Avalon®-MM Slave-Port, der auf die oberste Ebene des Beispieldesigns exportiert wird. Die zusätzlichen Pins, die für den Avalon-mm-Slave-Port erforderlich sind, können bei einigen kleineren Paketgrößen zu "No Fit"-Fehlern führen.

Lösung

Um den Avalon-MM Slave-Port zu entfernen, deaktivieren Sie das On-Chip Debug Toolkit und generieren Sie das Beispieldesign neu, oder entfernen Sie den Avalon-MM Slave-Port manuell von der obersten Ebene.

Dieses Problem wurde in der Quartus® II-Softwareversion 13.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 19 Produkte

เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Stratix® IV E
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Arria® V GT
Stratix® III FPGAs
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.