Warum schlägt DDR3 ODT in der Simulation mit Denkali fehl?

In den DDR3 SDRAM Controllern mit ALTMEMPHY IP MegaCore® Funktionen Version 11.0 und früher können DDR3 ODT-Ausfälle in der Simulation mit Denkali auftreten.

Betroffene Konfigurationen

Dieses Problem betrifft DDR3-Konfigurationen mit nicht gepuffertem DIMM, mehrere DIMMs, ODT aktiviert und eine Anzahl von Steckplätzen, die größer als 1 sind.

Auswirkungen auf das Design

Dieses Problem kann zu einem Simulationsfehler führen und auch zu Datenfehlern in der Hardware führen.

Lösungsstatus

Dieses Problem wurde in den DDR3 SDRAM-Controllern mit AltMEMPHY IP MegaCore-Funktion Version 11.0 SP1 behoben.

Für dieses Problem gibt es zwei mögliche Problemumgehungen:

Option 1: Öffnen Sie die alt_mem_ddrx_controller_st_top.v-Datei und fügen Sie 1 (clk) zur Gleichung hinzu, die verwendet wird, um die Localparams CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIP und CFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIP abzuleiten.

Option 2: Öffnen Sie die generierte Datei _alt_mem_ddrx_controller_top.v und ändern Sie den localparam CFG_READ_ODT_CHIP Wert in "h0 .