Artikel-ID: 000085548 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.02.2014

Warum wird meine Cadence NCSim Cyclone V PCIe-Simulation nicht abgeschlossen, wodurch sie bei L0 feststeckt?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines Problems bei der Simulierung der Cyclone® V Hard IP für PCI Express® mit Cadence® NCSim® müssen die Simulationsmodelle aktualisiert werden.
    Lösung

    Um dieses Problem zu beheben, laden Sie bitte diese Dateien UpdatedCycloneVModelFiles.zip herunter und ersetzen die vorhandenen Dateien \quartus\eda\sim_lib\cadence

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 6 Produkte

    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Cyclone® V GX
    Cyclone® V SX SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Cyclone® V ST SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.