Artikel-ID: 000085531 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.07.2014

Warum sehe ich eine Diskrepanz zwischen dem IBIS-Simulationsmodell und der tatsächlichen Hardwaremessung für die gelesene DQ-Wellenform, wenn ich die externe HPS-Speicherschnittstelle verwende?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung Beim Vergleich der DQ-Wellenformen können Sie feststellen, dass die gemessene Steady-State-Lese-Wellenform den vom IBIS-Modell simulierten Erwartungswert übersteigt. Dies ist auf eine Anpassung des Rt-Beendigungswerts durch die Quartus® II Software zurückzuführen, bei der der äquivalente Widerstand höher als erwartet ist.
    Lösung

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.