Artikel-ID: 000085526 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Verfügt die Stratix® II über Datenratenbeschränkungen für hochgeschwindigkeitsdifferente I/O-Kanäle für das 1508-polige Paket?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Vor Version 3.1 des Stratix® II Handbuchs, Band 2 Kapitel 5 Hochgeschwindigkeits-Differential-I/O-Schnittstellen mit DPA in Stratix II Geräte angegebenen Kanäle mehr als 23 Reihen von der Mitte FPLLs (einschließlich der Referenz-Taktreihe) konnte nicht mit 1 Gbit/s für Geräte im 1508-Pin-Paket betrieben werden. Allerdings Altera eine weitere Charakterisierung und Leistungssteigerung für Kanäle mit langsamer Geschwindigkeit auf über 1 Gbit/s (-3,-4)/840 Mbit/s (-5) durchgeführt.®

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.