Artikel-ID: 000085480 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.06.2014

Warum beobachte ich Lesefehler mit meiner UniPHY-basierten Speichercontroller-IP nach der Migration der IP auf eine andere Version der Quartus II Software?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie müssen das pin_assignment.tcl-Skript ausführen, nachdem Sie die UniPHY-basierte Speichercontroller-IP zu einer anderen Version der Quartus® II Software migriert haben. Neuere Versionen der Quartus II Software können zusätzliche Zuweisungen einführen. Ohne diese Zuweisungen funktioniert die UniPHY-basierte Speichercontroller-IP möglicherweise nicht korrekt.

 

 

Lösung

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.