Artikel-ID: 000085479 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 13.04.2007

Fehler (10253): Verilog HDL-Modul-Instanziierungsfehler bei <design>.v (Zeile #): kann kein Array von Instanzen erstellen, da die Deklaration für das instanziierte Modul nicht analysiert wurde</design>

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler kann beim Zusammenbau mit der Quartus® II Software Version 6.1 oder 7.0 auftreten, wenn der Modulname mit dem Instanznamen übereinstimmt.

Im folgenden aufgerufenen tribuf64bitModul wird beispielsweise eine Modulinstanziierung genannt tribuf8bit:

module tribuf64bit (output [63:0] out,  input [63:0] in, input enable);
   wire [63:0] out, in;
   wire enable;
 
   //array of eight 8-bit tri-state buffers; each instance is connected
   //to 8-bit part selects of the 64-bit vectors;

   tribuf8bit tribuf8bit[7:0] (out, in, enable);
endmodule

Der Instanzname tribuf8bit ist mit dem Modulnamen tribuf8bitidentisch. Um dieses Problem zu umgehen, ändern Sie den Namen der Instanz in etwas anderes als den Modulnamen. Ändern Sie beispielsweise den Instanznamen wie folgt:

tribuf8bit inst_tribuf8bit[7:0] (out, in, enable);

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.